Техпроцесс 0,2 нм будет освоен к 2037 году, а 1,4 нм не получится без High-NA EUV — глава Imec
К 2040 году полупроводниковая индустрия может полностью пересмотреть свои представления о физических пределах миниатюризации. Согласно прогнозу главы исследовательского центра Imec Люка ван ден Хова, уже через полтора десятилетия производители чипов освоят техпроцесс с литографическими нормами в 0,1 нанометра. Это означает, что отрасль преодолеет барьер, который еще недавно считался недостижимым, и перейдет к производству транзисторов, чьи размеры сопоставимы с размерами отдельных атомов.
Технологический рывок: от нанометров к ангстремам
По словам главы Imec, чья организация выступает ключевым партнером Intel, TSMC и Samsung, дорожная карта развития литографии уже расписана на два десятилетия вперед. Если следовать принятой TSMC системе обозначений, техпроцесс A2, который предполагается внедрить к 2037 году, соответствует нормам в 0,2 нм или 2 ангстрема. Следующий этап — преодоление рубежа в 0,1 нм к 2040 году.
Эволюция транзисторов: FinFET, нанолисты и CFET
Переход на новые технологические нормы будет сопровождаться фундаментальными изменениями в архитектуре транзисторов. Уже в 2025 году отрасль начнет коммерческое производство 2-нм чипов, где традиционные FinFET-транзисторы уступят место структуре нанолистов (Nanosheet). К 2027 году, с освоением техпроцесса A7, инженеры планируют внедрить комплементарные полевые транзисторы CFET, которые позволяют вертикально укладывать n- и p-канальные элементы, экономя площадь кристалла.
Роль High-NA EUV в будущем производстве
Ключевым технологическим вызовом станет переход на оборудование с высоким значением числовой апертуры (High-NA EUV). По прогнозам Imec, использование таких литографических систем станет обязательным условием при выпуске продукции по техпроцессу A14. Однако позиция крупнейшего контрактного производителя TSMC остается более консервативной. Тайваньский гигант неоднократно подчеркивал, что не планирует применять High-NA EUV для своей технологии A16, освоение которой запланировано на вторую половину 2026 года.
Подобные разногласия между разработчиками оборудования и производителями чипов указывают на то, что отрасль ищет альтернативные пути повышения производительности без немедленного перехода на дорогостоящие литографические системы нового поколения. ASML, монополист в сегменте EUV-сканеров, настаивает на том, что сможет обеспечить требуемую точность без использования High-NA, но аналитики сомневаются, что такой подход будет экономически оправдан при переходе к техпроцессам ниже 1 нм.
За последние пять лет полупроводниковая отрасль замедлила темпы миниатюризации: если в 2010-х годах смена техпроцессов происходила каждые два года, то сейчас интервал увеличился до 2,5-3 лет. Причина — не только физические ограничения, но и экспоненциальный рост стоимости разработки и внедрения. Строительство линии по производству 2-нм чипов обходится в 20-25 миллиардов долларов, и далеко не все игроки рынка готовы к таким инвестициям.
Прогноз Imec о достижении 0,1 нм к 2040 году — это не просто технический ориентир. Это сигнал для всей экосистемы: от производителей фоторезистов до разработчиков CAD-систем. Если предсказания сбудутся, плотность размещения транзисторов вырастет в десятки раз по сравнению с современными 3-нм чипами, что откроет путь к созданию квантовых вычислителей и нейроморфных процессоров с производительностью, сопоставимой с человеческим мозгом. Однако сохраняется риск, что отрасль упрется в «кирпичную стену» из-за проблем с тепловыделением и квантовым туннелированием, которые не решаются одной лишь сменой литографического оборудования.
